

20260612 艦長紀要

ComputeX 2026 會後紀要 + Q&A 重點 · 圖文整合版

主題：AI 算力供應鏈、Token 經濟學、CPO 光通訊與先進封裝

來源：永豐金證券 Institutional Business Group / J&J Investment 大會

日期：2026 年 6 月 12 日 | 對象：基金經理人與產業分析師

本版說明

本紀要整合兩段現場錄音之文字摘要（① 大會紀要 4 頁、② Q&A 重點 3 頁）與 18 張投影片，重繪清晰中文圖表並新增技術解說示意圖，逐一說明 NVL76 跨機櫃、XO 外部光引擎、大立光 Fiber Array、SoIC 3D 堆疊、800V 供電等關鍵概念，供經理人與分析師快速吸收。

※ 文中圖表多為依紀要與投影片數據重繪之示意圖，個別點位為近似值，請以原始資料為準。

核心結論 | 艦長一頁看懂

一句話：AI 需求與變現（Token 經濟學）正進入營收爆發期，先進封裝與光通訊（CPO/XO）是下世代主戰場、且台積電一條龍掌握；但 SOX 評價已回到約 30 倍本益比的循環高點，下游庫存偏高，須緊盯獲利兌現速度。

- 基本面續上修：大會調研估 2026 全年營收成長動能約 60%、2027 年初估 >45%；2 月修正被證實為良性漲多回檔。
- 庫存體檢：晶圓代工端健康；下游伺服器/網通/ODM 庫存偏高但正實質去化；PC 因 DDR5 被動拉貨備貨；車用與代理商庫存偏低。
- Token 經濟學爆發：Anthropic ARR 一年半成長約 40 倍至 400-500 億美元，年底目標 1,000-1,200 億；與 OpenAI 合計今年跨越 1,500 億美元。
- 差別定價：低價值 Token 容忍延遲、付費企業每百萬 Token 收 40-50 美元 → 營收優於預期，刺激 CSP 再上修 2027 資本支出（市場共識 8,000-9,000 億美元）。
- CPO/XO 是關鍵轉折：448G 以上銅線 PCB 僅能傳 5 公分，全面倒向光通訊；XO 外部光引擎頻寬達 12.8 T；台積電深度綁定 Ayar Labs。
- NVL76 架構：以 CPO 跨 8 機櫃互聯（9+18+9 配置、Quantum-5 交換晶片）；單一 GPU 直接對應 6 個 3.2T 光模組 → 光通訊需求 6 倍爆發。
- 大立光 Fiber Array 突破：交付 4 排 160 條高密度光纖陣列、V-Groove 公差僅 0.3μm，成台積電 1.6T/3.2T 封裝關鍵夥伴。
- 先進封裝核心爭點：客戶『離不開台積電』；Intel E-interconnect 卡在 Mix-Bump 良率；若 ASIC 受阻，最大利多是 NVIDIA。
- 處理器趨勢：ARM 在超大型資料中心市佔數年內將過半超越 x86；四大 CSP 自研 CPU（Graviton/Axion/Cobalt/Meta）齊發；800V 高壓供電提早導入。

操作定調

題材方向明確向上：續抱『先進封裝（CoWoS→SoIC）+ 光通訊/CPO/XO + ASIC 設計服務 + 電源/散熱』四大主線；但 SOX 約 30x PE、PB 創高，指數型部位控管乖離、緊盯庫存去化與獲利兌現，題材股逢回布局優於追高。

第一部・大會紀要

一、總體基本面與供應鏈庫存體檢

大會調研顯示全球半導體與 AI 產業基本面持續上修，市場強勁動能未改；2 月的劇烈修正被證實僅為良性的漲多回檔，產業健康度無虞。

- 產業營收動能：預估 2026 全年營收成長動能達 60%，外圍市場與主要板塊對 2027 年初估亦達 45% 以上。
- 上游庫存：晶圓代工端庫存處於相對正常的健康水平、無過剩風險，生產天數控制在合理區間。
- 下游與網通：伺服器大廠（Supermicro、Dell、HPE）、ODM/OEM（鴻海、廣達、仁寶）及網通（Cisco、Arista、Celestica）庫存處相對高點，正實質去化，天數略高仍可控。
- 消費性：PC 的 DDR5 庫存出現明顯被動拉貨與備貨潮（下半年季節性需求帶動）；車用測試與代理商端庫存普遍偏低。
- 評價面：4、5 月股價飆升，SOX 本益比回到約 30 倍歷史高位、PB 同步創高，須密切追蹤後續獲利實質兌現速度。




圖1：SOX 與台灣14家IC設計庫存趨勢（藍柱金額、橙線天數、紅虛線三年均值）。金額創高，但天數約120-125天貼近均值。




圖2：SOX 本益比（約30x）與股價淨值比（約11x）皆處循環高點，評價偏高。

二、AI 市場需求與 Token 經濟學

大模型廠（LLM）的算力消耗與 Token 使用量正在重塑整個軟硬體產業鏈的利潤分配，Token 經濟學已迎來實質營收爆發期。

- 算力與用量反彈：今年 Token 總使用量階梯式走高；4 月因模型廠調價、部分廠商算力不足（Anthropic 算力『擠兌』、限制客戶使用天數）短期用量下滑，隨基礎建設補強（與 xAI 等敲定大型資料中心協議），瓶頸打開、用量大幅反彈。
- ARR 幾何級數增長：Anthropic ARR 由去年 1 月的 1-2 億美元飆升至 400-500 億美元，一年半約 40 倍，年底目標 1,000-1,200 億；與 OpenAI 合計今年跨越 1,500 億美元。
- 資本支出上修：現金快速回籠刺激下，各大 CSP 預計再上修 2027 年資本支出（2026 預估已達 7,000 億美元，2027 市場共識 8,000-9,000 億美元）。

Token 經濟學：模型廠的「差別定價」策略

免費 / 低價值 Token

- 容忍較長的延遲時間
- 排程到離峰、低優先級
- 控制總算力消耗

目的：壓低成本、保住毛利

付費企業 / 高流量

- 高階、低延遲服務
- 每百萬 Token 收費 US\$40-50

目的：營收爆發、現金快速回籠

結果：在 Token 總消耗量可控下，營收大幅優於預期 → 刺激 CSP 上修 2027 資本支出

（近期 Anthropic 一度算力『擠兌』限制用量，後與 xAI 等敲定大型資料中心協議，瓶頸打開、用量大幅反彈）

圖3：模型廠『差別定價』策略——低價值 Token 容忍延遲、付費企業每百萬 Token 收 40-50 美元。




圖4：Anthropic ARR 一年半成長約 40 倍（示意）。




圖5：CSP 資本支出 vs AI 市場規模；2027E 資本支出市場共識上看 8,000–9,000 億美元。

三、共同光學封裝（CPO/XO）與台積電下世代架構

傳統銅線在高頻已達物理極限：速度推升至 448G 以上時訊號損耗極快，傳統 PCB 板上傳輸距離壓縮至僅剩 5 公分，推動下世代架構全面倒向光通訊。

為何全面倒向光通訊？傳統銅線在高頻已達物理極限





圖6：448G 以上銅線 PCB 傳輸僅剩 5 公分，全面轉向光通訊。

台積電與 Ayar Labs 深層綁定：在 CPO 領域，由 Intel、NVIDIA、台積電共同投資的新創 Ayar Labs（星路科技）扮演核心角色；台積電投資後已將其技術與自身先進製程及封裝平台深度整合（原仰賴 GlobalFoundries 代工，現全面轉向台積電製程）。

XO（外部光引擎）新規格 vs 傳統光模組




關鍵：拿掉 DSP + 高密度通道 = 更高頻寬、更低功耗，成為下世代 Scale-Up 主流

圖7：XO 外部光引擎——尺寸約傳統兩倍、不放 DSP，以 64 通道×200G 將頻寬推升至 12.8T，省電且改善過熱。

台積電 NVL76：以 CPO 做「跨機櫃」高速互聯（Cross-Rack Scale-Up）

物理配置：9 + 18 + 9，透過 CPO 將多達 8 個機櫃跨櫃互聯



頻寬爆發：單一 GPU → 直接對應 6 個 3.2T 外部光模組

對光通訊零組件需求量較前代成長達 6 倍

圖8：台積電 NVL76 跨機櫃架構（9+18+9，Switch 內含 4 顆 Quantum-5）；單一 GPU 對應 6 個 3.2T 光模組，需求 6 倍成長。

CPO 先進光學封裝供應鏈（測試/組裝 Insertion 解密）

封裝階段	技術核心	主要供應商與合作方案
Insertion 1	PIC 光晶片與 EIC 電晶片整合測試	愛德萬 Advantest 測試機台 + FormFactor 探針卡
Insertion 2	Wafer Level 晶圓級矽光測試	早期 Teradyne+FormFactor；量產期預計切換為 愛德萬+MPI（旺矽）
Insertion 3/4	單顆成品測試（FT）與最後光學對接組裝	成品測試 Teradyne+Chroma 主導；光學組裝（Optical Offset）由 訊芯 切入

大立光 Fiber Array：從 1 排 40 條 → 4 排 160 條高密度光纖陣列

過往：1 排 × 40 條



(示意)

大立光突破：4 排 × 160 條




最大難點：玻璃 V-Groove（V 型槽）超精密切割

半導體對位端公差僅 0.3 微米（ μm ）、需克服多排組裝的公差累積
 → 成為 1.6T / 3.2T 世代台積電先進封裝體系不可或缺的光學戰略夥伴

圖9：大立光 Fiber Array 由 1排40條 突破至 4排160條；V-Groove 公差僅 0.3 μm ，為 1.6T/3.2T 世代台積電封裝關鍵夥伴。

四、晶圓代工先進製程與處理器競爭

先進封裝路徑：由 2.5D (CoWoS) 走向 3D 堆疊 (SoIC)



晶片逼近 Reticle 上限、良率成本飆高 → HBM 控制層、核心 IO 優先改採 3D 垂直整合

圖10：先進封裝由 2.5D CoWoS 走向 3D SoIC；HBM 控制層與核心 IO 優先採垂直整合。

- 台積電 SoIC (3D 堆疊)：晶片物理尺寸逼近 Reticle 限制、良率成本拉高，封裝策略由 2.5D CoWoS 全面移向 3D SoIC；HBM 記憶體控制層及核心 IO 元件未來優先以 3D 垂直整合。
- NVIDIA Vera 處理器：核心策略『買處理器直接綁定 HBM 產能』，在先進封裝與高階記憶體極度短缺下精準解決客戶產能痛點，年底前可望挹注龐大營收。
- Google TPU v6 (Octopus)：明年 (2027) 市場上唯一採超大尺寸 (達 8-9 個 Reticle 以上) 的超巨型先進封裝晶片，內含 4 個運算 die、4 個 IO 控制 die 及 8 顆高階 HBM；其製程良率與出貨進度將成為全球先進代工產能與良率的最高指標。




圖11：AI 晶片整合面積/光罩倍數逐年放大 (1 reticle=858mm²)。




圖12：AI 加速器出貨預估，GPU 與 ASIC 並進。

第二部 · Q&A 重點

五、AI 架構與晶片外掛光學（CPO/OEO）時程

- 800G 與超大型 Scale-Out 網路：業內高度關注的 NVL76 與下一代超大集群架構，明（2027）年搭載 NVIDIA 新平台量產趨勢明確，後（2028）年起大幅擴展。
- CPO/OEO 切換節點：市場傳言 CPO 可能於 2029 年導入。艦長指出若 2029 年將 OEO 封裝直接整合或大舉導入 GPU 旁，確實符合全光網路進程；惟短中期（約 2028 年）在 48V Ready 電力架構下，高速訊號無法再走 PCB，訊號從處理器拉出後將全面走向光通訊或專屬高速連接結構。
- Spectrum-6 交換機：Broadcom 主導的 Spectrum-6 方案預計於明（2027）年起在大型雲端客戶（如 Google）進行數萬台規模的初期量產與測試。

六、大客戶 ASIC 與主要 Foundry／Service 供應商競爭

【觀察】Google 意圖提升聯發科供貨比重以降低對博通、美滿的依賴；艦長評論，將 ASIC 代工 100% 移轉屬極劇烈的供應鏈結構轉變，背後常涉及非技術性的特定商業考量，而非單純分散風險。

晶片/方案	主導・服務商	量產時程	核心重點
Google TPU B9（現行）	Marvell / 博通	量產中	核心由 Marvell 提供 Service；傳 Google 擬提高聯發科比重
Broadcom Sunfish Ultra（Whalefish）	博通	2027-2028	雙晶片封裝（兩顆封在一起），偏向 Anthropic 等大模型客戶；外賣 Rack 方案續由博通整合
Google TPU V10（Icefish）	聯發科 MediaTek	2027-2028	供應鏈觀察全數由聯發科主導，未見博通身影
Broadcom Mirage（TPU-like）	博通	2029	長線替代方案，與 Google 核心合作量能尚未放大
Marvell 周邊	Marvell	V10 世代	提供 CXL Controller 等周邊；V10 提供類 LPU 周邊晶片，非主導核心

七、先進封裝良率瓶頸與技術變革（E-interconnect vs CoWoS）

【核心投資爭點】客戶會因封裝瓶頸離開台積電嗎？

艦長給予明確強烈指引：絕對沒有任何主要客戶能真正離開台積電。Google、博通等雲端/晶片大廠並非傳統半導體大廠，對先進製程與封裝缺乏長期底層信賴與自主研發根基；非台積電陣營（Intel、Samsung）在先進製程與封裝『踩雷』機率極高，大客戶屢經挫折後仍會回歸台積電。博通曾計畫將晶片全數轉往 Intel 代工，最終受限技術成熟度仍須依賴台積電。

- 翹曲（Warping）問題：大客戶下一代晶片 Die Size 過大，傳統 CoWoS 出現翹曲；解方包括將 Carrier 換為玻璃基板（Glass Substrate）以提升平整度、降低翹曲。
- Intel E-interconnect：技術概念先進，但最大難點在 Mix-Bump（混合凸塊）製程——主晶片需融合兩種不同 Foundry 製程，必須同時處理 Micro-Bump 與 Standard-Bump，應力與焊接良率挑戰極大，目前仍處研發與小規模測試。
- 對 NVIDIA 之利弊：若大客戶晶片因封裝良率無法突破而出貨延遲，對 NVIDIA 是最大利多——NVIDIA 已在 CoWoS 產能、先進散熱、HBM 等周邊與一線供應商提早簽訂排他/優先供應，美系雲端自研 ASIC 受阻時，算力需求將全數倒向 NVIDIA。


八、CPU 市場與 CSP 自主架構趨勢

- ARM 全面超越 x86：艦長預估超大型資料中心中 ARM 架構 CPU 市佔數年內將正式超越 50%；Intel 雖開始為 CSP 代工伺服器處理器，但進度落後、難逆轉。
- 第三方 ARM 處理器：NVIDIA Grace、博通、高通積極搶進；ARM 官方自推微架構受商業模式限制，資料中心 CPU 直接市佔反不及上述大廠。

四大 CSP	自研 CPU	狀態
Amazon	Graviton 系列	成熟度最高
Google	Axion	全面推動自研
Microsoft	Cobalt	已推出自研
Meta	與 SocialNexus 合作開發	預計今年（2026）起陸續開出規模

九、電力與超高壓供電架構（800V）

機櫃功耗飆升 → 800V 高壓供電與 HD-VPC 提早導入



調研：B200/Ultra、後續 Rubin 周邊已提早將 800V（含 54V 轉高壓）列為積極導入項目

圖13：機櫃功耗由 120kW 升至 200kW+，導入 800V 高壓供電與 HD-VPC（高密度垂直供電）。

- 800V 的必然性：AI 機櫃功耗由 120kW 升至下一代 200kW+，低壓高電流模式線路損耗（ I^2R ）嚴重，直接導入 800V 高壓 + HD-VPC 已成必經之路。
- 導入時程提前：原預期下一代更遠架構才普及，但調研顯示大客戶與 NVIDIA 在最新先進機櫃（B200/Ultra、後續 Rubin 周邊）已提早將 800V（含 54V 轉高壓等方案）列為積極導入項目，加速 PMIC、高壓 MOSFET、變壓元件供應鏈產值提升。

2026–2029 關鍵晶片及技術進程預估表

晶片/技術	主導・服務商	量產時程	核心技術與供應鏈重點
Google TPU B9	Marvell / 博通	量產中	傳 Google 擬提高聯發科比重以分散風險
Google TPU V10 (Icefish)	聯發科	2027–2028	供應鏈觀察全數由聯發科主導，未見博通
Broadcom Sunfish Ultra (Whalefish)	博通	2027–2028	雙晶片封裝，主打 CPO 與光通訊 Rack 整合
Broadcom Mirage (TPU-like)	博通	2029	長線替代方案，核心合作量能尚未放大
48V/800V 高壓供電架構	一線電源與機櫃組件廠	2027 提早加速	因應機櫃功耗 200kW+，提早於先進 AI 集群導入

第三部・投資結論與受惠地圖

四大結構性主線（逢回布局、核心持有）

- 先進封裝（CoWoS→SoIC）：整合面積指數放大、良率成本推升 3D 堆疊需求；台積電一條龍，封測（日月光、京元電）、探針卡（FormFactor、旺矽 MPI）、玻璃基板、測試機台（愛德萬、Teradyne、Chroma）受惠。
- 光通訊／CPO／XO：448G 以上全面轉光，NVL76 使單 GPU 對應 6 個 3.2T 光模組（需求 6 倍）；大立光 Fiber Array、訊芯（光學組裝）、Ayar Labs 台積電鏈、光模組與零組件受惠。
- ASIC 設計服務：Google TPU（博通／聯發科）、AWS Trainium（Marvell／世芯）放量；聯發科在 V10（Icefish）取得主導值得追蹤。
- 電源與散熱：800V/HD-VPC 提早導入，利多 PMIC、高壓 MOSFET、變壓元件（台達電等）、散熱冷板（AVC、奇鋁、雙鴻）。

循環性／指數部位（控管乖離、嚴設停利）

- SOX 評價（約 30x PE、PB 創高）處循環高點，指數型部位避免追高，留意乖離回檔風險。
- 下游伺服器／網通/ODM 庫存偏高、正去化；PC 的 DDR5 屬被動拉貨備貨，留意下半年拉貨節奏與真空。
- 關鍵追蹤訊號：庫存天數是否由去化轉為失控、CSP 自由現金流與資本支出指引、ASIC 良率進度（牽動 NVIDIA 利多/利空）。

一句話總結

需求與變現方向明確向上，續抱『先進封裝＋光通訊/CPO/XO＋ASIC 設計服務＋電源散熱』四大主線；客戶離不開台積電是最強的結構性護城河。但 SOX 已貴、下游庫存偏高——題材逢回布局優於追高，緊盯庫存去化與獲利兌現。

附錄：AI 伺服器供應鏈地圖（選股對照）

環節	NVIDIA	Google TPU	AWS Trainium
設計服務	—	博通 / 聯發科	Marvell / 世芯
晶圓代工	台積電	台積電	台積電
封測 OSAT	台積電 / 矽品 / Amkor	台積電 / Intel	台積電 / 日月光 / Intel
測試	京元電	日月光 / 京元電	TeraPower(?)
探針卡	Technoprobe	MPI / FormFactor	MPI
測試插座	Winway 穎崴	Winway 穎崴	—
PCB	定穎/欣興/華通/TTM	Isu/華通/TTM/SCC	GCE/生益/FHT/華通
CCL	EMC / Doosan	Panasonic / EMC	EMC / TUC
OEM	鴻海/廣達/緯創/美超微/Dell	Celestica/Flex/鴻海	Accton+Fabrinet/緯穎
散熱冷板	AVC / 奇鋐	AVC / 奇鋐	AVC / 雙鴻 Auras
電源 PSU	台達電 等	台達電 等	台達電 等
Scale-Up	Amphenol / TE	Semtech(ACC?)	Astera Lab+Molex/Amphenol
光通訊/CPO/AEC	TFC/波若威/上詮/眾達/Credo/Fabrinet	上詮/眾達/Credo/Ezconn/聯亞	Innolight/Eoptolink/Credo/Bizlink/AAOI

（標的名稱依紀要與投影片英文對照中譯，部分為推測之台廠對應，僅供查找方向，實際供應關係請再查證。）

—— 本紀要完。整合自 2026/6/12 大會紀要與 Q&A 兩段錄音文字摘要及現場投影片。